“那就先开始设计构架吧！”
由于有哈利迪的虚拟游戏电脑主机里面的新型芯片参考，所以肖俊设计一款新的芯片还是很有信心的。毕竟有一个先进的参照物在。他不用设计一个堪比虚拟游戏电脑主机的芯片那么牛『逼』，只需要达到三分之一估计都可以超越目前地球的芯片水平了。
纵观这么多年来，芯片构架的制造这方面几乎没有什么大的改变。按照大流程的话，从199x年硅片的制作流程就没怎么变过，唯一对芯片设计造成比较大的影响的是随着mos管变小增加的design rule。
肖俊花了一天的时间，总结了一下自己脑子里面的东西，然后整理出一套自己即将要设计的方向。
在设计之前，他还找了哈利迪探讨了一下，对方设计方向表示没有问题。
如此一来，肖俊就立马展开了设计之路！
“构架设计，第一步那就是先要设计一个构架整体的数字电路图……”肖俊坐在电脑前，打开verilog，双手放在键盘上快速的敲打起来。
数字电路一般用verilog写，主要是因为方便，比如说cpu级别的芯片，动辄上亿的mos管，就算一秒画一个，不计连线时间，你得画38个月。
从这里就可以看出，你想要研究一款芯片，不知道需要消耗多少的人力物力财力！
就单单那构架的一个数字电路图吧，上面就说到就算你一秒画一个mos管，都要画38个月！简直恐怖如斯。
如果要肖俊一个人设计出一个芯片，要他一个人完成的话，估计给他5年时间也不一定能把全部的设计图给画出来！
“还好我有银河管家！”肖俊把大概的结构描述在电脑上之后，就停下手来。
他不打算自己去画图，完全交给银河管家就可以了！
“银河管家，帮我画这个构架设计图，目前我的设计思路是……”肖俊开始详细的描述起来。银河管家根据肖俊的思路开始画图。
其实就是肖俊用口述，自己不动手，银河管家动手！
一个小时之后。
“这一张数字电路图就是这样子设计！到时候你遇到什么不懂的地方再问我。”
“除了数字电路图之外，你还要画另外的电路图，那就是数字电路仿真……”写完了verilog，，当然就要跑数字仿真了.，一般会用到synopsys 的vcs或者mentraphics的mmsim之类的。
这个仿真非常快，因为每一个mos管都被看成是开关，然后加上一些非常粗糙的模拟出来的延迟时间.目的是看你写出来的玩意能不能正常工作。
巴拉巴拉，肖俊大约说了半个小时，然后对着银河管家说道：“等你把这个数字仿真弄出来之后，你对这个数据进行分析，对参数进行计算，然后再模拟一遍看看有没有出问题！”
“是，主人！”
“弄完以上两个接下来那就是——模拟电路电路图！到时候你使用cadence设计……”这个设计图就比较的重要了，肖俊一口气说了2个小时，喝了两大杯水。
为什么说它难，是因为模拟电路的自由度非常高!比方说，一个mos管在数字电路条件下就是一个开关，但是在模拟电路里面，根据栅极电压和电路结构不一样，分分钟完成开路-大电阻-放大器-电流源-导通各种功能.，所以呢，模拟电路基本就得手画了。但是有银河管家在肖俊不需要手画！
接下来说完以上的东西，肖俊又把综合电路给阐述了一遍。综合电力其实就是把一堆描述『性』质的语言转换成真正的standard cell (标准门电路)。
接下来一个星期，肖俊都是在跟银河管家叙述自己想象当中的构架设计图纸要求、规格、还有方向。
银河管家除了一遍开始设计画图之外，也把肖俊的话全部都存储起来，了解，消化，然后运用。
之所以肖俊用了一个星期才把整个芯片构架设计图给讲完，只要是里面的东西太多了。
模拟电路、数字电路、design rule check (drc)、area xx too small、layout versus schematic check (lvs)、layout does not match schematic……
这只是手机芯片五分之一的设计图啊。
不过把这些都灌输给了银河管家之后，它也是开始全面设计这些设计图纸了。
“报告主人，我已经使用了一万台电脑帮您画图，估计半个月之后就能把这个构架的全部电路图给画出来，并且还能虚拟检测看看这些设计图到底有没有存在问题！”银河管家对肖俊道。
“很好，一万台电脑，岂不是说有一万个程序猿给我画图？哈哈……省了好大一笔的工资啊！”肖俊咧嘴笑道。
本小章还未完，请点击下一页继续阅读后面精彩内容！
喜欢学霸聊天群请大家收藏：(m.zjsw.org)学霸聊天群爪机书屋更新速度全网最快。